1. 簡介

日常通信的多樣性促進了功能型、小型化、輕量化的便攜式電子設(shè)備(如手機、平板電腦等)的快速發(fā)展。然而在運輸、儲存和使用過程中，這些便攜式設(shè)備經(jīng)常會受到跌落沖擊，可能會損壞連接集成芯片和印刷電路板(PCB)的小型焊點。因此，微電子封裝行業(yè)的設(shè)計和生產(chǎn)面臨著越來越高的可靠性要求。當(dāng)前主流的封裝結(jié)構(gòu)有：高密度封裝結(jié)構(gòu)如球柵陣列(BGA)，芯片級封裝(CSP)，晶圓級封裝(WLP)，多芯片模塊(MCM)，表面安裝技術(shù)(SMT)和系統(tǒng)級封裝(SiP)等(Hung 2015)，上述微電子封裝結(jié)構(gòu)很大程度上影響電子設(shè)備的性能。因此，提高板級封裝結(jié)構(gòu)在跌落沖擊載荷場景下的跌落可靠性，對電子工業(yè)的進一步發(fā)展具有重要意義。

 

當(dāng)前針對焊點在不同負載下的長期機械可靠性開展了相當(dāng)多的研究工作(Andersson 等2009, Hegde 等 2009, Collins 等 2012, Long 等 2016, Zhou 等 2017, Jiang 等2018)。影響焊點可靠性的因素有很多，一般包括加載方面(如熱循環(huán)、疲勞、蠕變和電遷移)、焊點性能方面(如彈性模量、屈服強度、剪切強度)和材料形貌方面(金相組織、金屬間化合物形成、空穴形成和相變)?？紤]到現(xiàn)實中焊點邊界條件的設(shè)置困難，通常采用板級封裝結(jié)構(gòu)來揭示焊點跌落可靠性。然而，對于焊點跌落沖擊、熱沖擊等短期機械可靠性，有限元（Finite Element，簡稱 FE）分析的理論基礎(chǔ)在速率依賴方面還不夠嚴格。隨著有限元仿真技術(shù)的飛速發(fā)展，隱式動力學(xué)分析和顯式動力學(xué)分析在跌落沖擊有限元仿真中得到了廣泛的應(yīng)用。Tong 等 (2004) 提出了一種 Input-G 等效加速度法來模擬 PCB 跌落過程中的沖擊作用。Wong 等 (2005) 從理論上研究了 PCB 板在跌落沖擊載荷下的動態(tài)行為。在上述的可能影響因素中，Varghese and Dasgupta (2007) 發(fā)現(xiàn)過載沖擊力和應(yīng)變率是影響焊點力學(xué)性能最重要的因素。在已有文獻的基礎(chǔ)上，相關(guān)學(xué)者對有限元模擬和實驗研究進行了實踐探索，然而由于材料、人工和時間成本昂貴，現(xiàn)有文獻中的跌落沖擊場景往往不足以全面描述 BGA 包裝結(jié)構(gòu)在不同材料性能、幾何設(shè)計和載荷條件下的跌落沖擊性能。這已經(jīng)嚴重阻礙了電子產(chǎn)品以更實惠的成本快速升級，因此需要以更高的效率進行突破性的方法，做出較為合理的估計。

 

近年來，人們對機器學(xué)習(xí)在電子設(shè)備中的應(yīng)用進行了大量研究(Borga 等 2018, Cremer 等2019, Hu 等 2019, Mohammed 等 2020)。然而，對電子封裝結(jié)構(gòu)中焊點機械可靠性和壽命預(yù)測的研究較少。Samavatian 等 (2020) 在傳統(tǒng)人工神經(jīng)網(wǎng)絡(luò)的基礎(chǔ)上開發(fā)了相關(guān)驅(qū)動神經(jīng)網(wǎng)絡(luò)(CDNN)算法，用于電子設(shè)備中焊點的可靠性評估。該模型根據(jù)材料性能、設(shè)備配置和熱循環(huán)變化來預(yù)測設(shè)備使用壽命。結(jié)果表明，該模型在較短的時間內(nèi)具有較高的預(yù)測精度。Shiraiwa 等 (2017)采用機器學(xué)習(xí)方法，考慮了疲勞壽命的不確定性，對結(jié)構(gòu)的疲勞性能進行了預(yù)測。Liu 等 (2021)在設(shè)計和應(yīng)用過程中使用了包括高斯過程回歸和遺傳算法在內(nèi)的六種不同的機器學(xué)習(xí)模型來預(yù)測含有復(fù)雜成分的鎳基高溫合金的屈服強度。上述學(xué)者指出，使用機器學(xué)習(xí)方法對結(jié)構(gòu)和材料疲勞性能預(yù)測具有非常大的潛力。據(jù)作者所知，機器學(xué)習(xí)模型尚未應(yīng)用于封裝結(jié)構(gòu)板級跌落可靠性分析。這可能是由于在材料、幾何形狀和加載條件等廣泛參數(shù)的研究深入，加大了封裝結(jié)構(gòu)的動態(tài)沖擊模擬中數(shù)值收斂性和計算成本方面的挑戰(zhàn)。

 

2. 有限元模擬

本文采用球柵陣列(BGA)封裝結(jié)構(gòu)對跌落沖擊過程進行了有限元模擬。典型的 BGA 封裝結(jié)構(gòu)原理圖如圖 1 所示，該封裝結(jié)構(gòu)由芯片、環(huán)氧樹脂?；衔?EMC)、焊點、底填充和基板組成。利用商業(yè)有限元軟件 Abaqus/Explicit 求解器建立了三維有限元模型，并進行分析。需要注意的是，在數(shù)值分析中，假設(shè)不同部分之間的界面是完美結(jié)合的，沒有考慮分層。集成芯片通

 

過一排焊點與基板相連。幾何尺寸為：基片尺寸 42 mm×42 mm×2.5 mm，芯片尺寸 20 mm×20mm×2.2 mm，EMC 尺寸 38 mm×38 mm×5.5 mm，焊點之間的球距為 3 mm，焊點直徑和高度分別為 2.0 mm 和 1.8 mm。整個焊點的網(wǎng)格劃分方案分別如圖 2（b）所示。在圖 2（a）中強調(diào)封裝結(jié)構(gòu)與剛性地面之間的接觸區(qū)域，在并在該區(qū)域上指定接觸特性。即法向的硬接觸和切向的無摩擦接觸。此外，動力學(xué)分析所涉及的所有材料的力學(xué)參數(shù)如表 1 所示。焊點中的材料為無鉛 Sn96.5-Ag3.0-Cu0.5 (SAC305)焊料，該焊料廣泛應(yīng)用于消費類電子器件的封裝。在Abaqus/Explicit 中，所有的輸入數(shù)據(jù)都要求使用一致的單位，因此，本研究始終使用 SI 單位系統(tǒng)，即長度為毫米(mm)，力為牛頓(N)，應(yīng)力為 MPa (N/mm2)，密度為 t/mm3。

 

 

圖 1. BGA 封裝結(jié)構(gòu)示意圖

 

 

圖 2. BGA 封裝結(jié)構(gòu)的有限元模型 (a)幾何尺寸； (b) 焊點網(wǎng)格劃分圖

 

表 1. BGA 有限元模型材料參數(shù)

 

 

由于應(yīng)力集中，相互連接的焊點作為機械連接結(jié)構(gòu)時，是整個封裝結(jié)構(gòu)中最脆弱的部分?？紤] SAC305 焊料的典型彈塑性本構(gòu)，其應(yīng)力應(yīng)變曲線選用張筱迪等 (2021) 文獻中有限元參數(shù)，其余材料的彈性變形假設(shè)如表 1 所示。為了節(jié)省時間，本文不考慮應(yīng)變速率和工作溫度的影響，主要研究機器學(xué)習(xí)算法的訓(xùn)練和板級 BGA 封裝結(jié)構(gòu)應(yīng)力、應(yīng)變和變形的預(yù)測。事實上，焊料的本構(gòu)對應(yīng)變率和溫度都很敏感，根據(jù)之前作者的工作 (Long 等 2016, Long 等 2017, Long 等2020, Long 等 2020) 可知不同的應(yīng)變速率和溫度對應(yīng)不同的應(yīng)力-應(yīng)變曲線。因此，可以通過引入一個更全面的焊料材料本構(gòu)模型來考慮應(yīng)變率和溫度對力學(xué)性能的影響，進一步改進本研究中的有限元模擬。

 

3. 有限元計算結(jié)構(gòu)的機器學(xué)習(xí)

Back Propagation Neural Network（BPNN）算法是一種高效的機器學(xué)習(xí)（MachineLearning, 簡稱 ML）方法，基本包括輸入層、隱藏層和輸出層。由于單隱藏層 BPNN 的學(xué)習(xí)效率較低，因此多隱層 BPNN 更適合作為大規(guī)模數(shù)據(jù)非線性耦合預(yù)測的深度神經(jīng)網(wǎng)絡(luò)。通常，BPNN 可以用公式（1） (Rumelhart and McClelland 1986)中的數(shù)學(xué)表達式表示，其中 xi 為輸入層參數(shù)，Hj為輸出層參數(shù)，wij為神經(jīng)元權(quán)值，aj為閾值，f 為激活函數(shù)。常用的激活函數(shù)有 logsig、tansig、purelin 等。本文選用了雙曲正切 s 形傳遞函數(shù) tansig 如公式 (2) 所示。

 

 

 

 

圖 3. BP 神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)計算流程

 

從第二節(jié)有限元模擬中提取 Von Mises 應(yīng)力和 PEEQ 值與空間位置關(guān)系，以及翹曲變形位移與時間關(guān)系。由于翹曲曲線在 X、Y、Z 三個方向上的極值不在同一個數(shù)量級上，需要分別設(shè)置在 X、Y、Z 三個方向上翹曲位移預(yù)測模型。因此，本文建立了 3 組機器學(xué)習(xí)模型，用于分別預(yù)測垂直接觸條件下的 Von Mises 應(yīng)力、PEEQ 和 PCB 翹曲變形。

 

以便攜式電子設(shè)備的典型落錘高度為 0.8 m 為例，重點研究垂直跌落情況下的三維空間動態(tài)響應(yīng)。沖擊地面具有足夠大的楊氏模量，這表明可以忽略地面變形，因此可以視為剛性地面。假設(shè)空氣阻力可以忽略，設(shè)定初始碰撞速度為 4.0 m/s，重力加速度為 10 m/s-2。將分析時間設(shè)定為 3000 μs，以獲得完整的沖擊過程，設(shè)置 BGA 距離剛性地面 1 mm 處為跌落初始位置。特別地，Von Mises 應(yīng)力被用來評估封裝結(jié)構(gòu)中跌落過程中應(yīng)力分布和可能的應(yīng)力集中。在應(yīng)變方面，通常認為等效塑性應(yīng)變是封裝結(jié)構(gòu)塑性變形的重要損傷指標，下文將其記為 PEEQ。同時 PCB 的翹曲位移對于理解焊點的動態(tài)響應(yīng)具有重要意義。因此，本文在芯片層和基板上定義了一些參考點，如圖 4 所示。即點 1-4 和點 5-8 分別為芯片和基板的角點。點 9 和點 10 分別位于芯片和基板的中心。因此，可以根據(jù)角點相對于中心的位移來確定 PCB 的翹曲位移。通過有限元分析，采集這 8 個參考點的位移響應(yīng)，測量芯片和基板的翹曲變形。在每個有限元模型中，焊點中有 1267 個節(jié)點，本文提取響應(yīng)的應(yīng)力和等效應(yīng)變描述封裝結(jié)構(gòu)在垂直跌落條件下的動態(tài)響應(yīng)。

 

 

圖 4. BGA 結(jié)構(gòu)中確定翹曲變形的參考點 (a)芯片上的參考點；(b)基板上的參考點；

(c)視覺隱藏 EMC 的 BGA 封裝結(jié)構(gòu)的堆疊層

 

4. 結(jié)果與討論

在本文提出的 BPNN 算法的訓(xùn)練過程中，數(shù)據(jù)前向傳遞計算的值與實際數(shù)據(jù)值之間的誤差會隨著迭代次數(shù)的增加而減小，直到滿足規(guī)定的期望精度。所有的訓(xùn)練過程中的激活函數(shù)均采用雙曲正切 s 形傳遞函數(shù) tansig。同時設(shè)置驗證集來避免過擬合，訓(xùn)練集和驗證集的比例分別為 95%和 5%，當(dāng)驗證集和訓(xùn)練集個數(shù)不為整數(shù)時，四舍五入至相鄰的整數(shù)。另外，在訓(xùn)練過程中，驗證集的最大訓(xùn)練次數(shù)為 1000，目標誤差參數(shù) MSE 為 3.5×10-3，上述任一條件滿足，則整個訓(xùn)練過程結(jié)束。

 

該 BPNN 算法能夠較好地預(yù) BGA 結(jié)構(gòu)在垂直跌落過程中動態(tài)力學(xué)響應(yīng)。所有訓(xùn)練過程都可以實現(xiàn)數(shù)值收斂。從客觀的角度出發(fā)，本研究采用了三種統(tǒng)計方法來描述誤差。除公式（3）中定義的傳統(tǒng)誤差外，公式（4）中定義的平均絕對百分比誤差 MAPE，公式（5）中定義的Pearson 相關(guān)系數(shù)為 R (Valencia 等 2019)。然而，在公式（3）和（4）中，PEEQ 和翹曲變形值都作為分母，部分節(jié)點遠離碰撞接觸的區(qū)域，數(shù)值通常等于零，因此 Error 和 MAPE 值將趨于無窮大，不代表任何物理意義。公式（5）表示兩組隨機數(shù)之間的相關(guān)系數(shù)。在本研究中，Xi為有限元模擬值，Yi為 BPNN 預(yù)測值，N 為算法中預(yù)測值的個數(shù)。一般來說，當(dāng) Pearson 相關(guān)系數(shù) R 值為 0.80-1.00 時，表示兩組數(shù)據(jù)之間具有高度相關(guān)性。

 

 

 

 

 

 

圖 5. 接觸過程中 FE 和 ML 預(yù)測的相關(guān)性 (a) Von Mises 應(yīng)力；(b) Von Mises 誤差；

(c) PEEQ；(d) 位移；(e) 翹曲變形時間曲線

 

對于當(dāng)前接觸類型，有限元模擬和機器學(xué)習(xí)模型之間的預(yù)測比較如圖 5 所示。在圖 5（a）中數(shù)據(jù)點主要沿 45° 線分布，R 值為 0.9988，表明在當(dāng)前垂直跌落條件下，機器學(xué)習(xí)模型預(yù)測Von Mises 應(yīng)力值與有限元仿真值高度相關(guān)。為了進一步檢驗預(yù)測能力，圖 5（b）顯示了焊點中所有 1267 個節(jié)點的 Von Mises 應(yīng)力預(yù)測誤差。可以看出，大部分誤差小于 5%，MAPE 等于2.6848%。與圖 5（a）相似，圖 5（c）為訓(xùn)練后的機器學(xué)習(xí)模型與有限元模擬的等效塑性應(yīng)變PEEQ 預(yù)測對比，兩組數(shù)據(jù)的 R 值高達 0.9913，表明訓(xùn)練的機器學(xué)習(xí)模型與有限元模擬密切相關(guān)。該圖中的一些較大的誤差點是因為焊點的所有節(jié)點均用于預(yù)測，當(dāng) Von Mises 應(yīng)力或PEEQ 做分母且其值接近 0 時，預(yù)測中很小的 Von Mises 應(yīng)力或 PEEQ 值會導(dǎo)致非常大誤差。因此，這些誤差不影響極端工作條件下焊點的機械可靠性評估。圖 5（d）中的 R 值為 0.9948時，機器學(xué)習(xí)預(yù)測翹曲變形與有限元模擬的翹曲變形高度一致，表明訓(xùn)練后的機器學(xué)習(xí)模型可以重現(xiàn)有限元模擬的位移變化。圖 5（e）顯示了翹曲變形時間歷程。選取參考節(jié)點 1 和 9 之間X、Y、Z 方向的翹曲變形。為了更好地描述翹曲過程，只顯示 175 μs 到 300 μs 之間的 PCB 板

 

位移變化。結(jié)果表明在分析時間為 250 μs 時，封裝結(jié)構(gòu)與剛性表面接觸后，翹曲響應(yīng)開始急劇增加，這與有限元模擬結(jié)果高度一致。因此，圖 5 中的對比證實了有限元模擬和機器學(xué)習(xí)模型在芯片垂直跌落條件下具有良好的一致性。另外值得注意的一點是，機器學(xué)習(xí)方法能夠顯著的提高效率。本文所有有限元仿真和機器學(xué)習(xí)均在小型計算工作站上完成，其配置為: AMD（R）Ryzen（TM）3700X CPU@3.6 GHz 中央處理器、32 GB 內(nèi)存。使用機器學(xué)習(xí)方法預(yù)測 1267 個節(jié)點 Von Mises 應(yīng)力值的最大時間為 0.096358 秒，1267 個節(jié)點 PEEQ 的預(yù)測最大時間 0.09968秒，對于翹曲預(yù)測的最大時間為 0.09921 秒。所有機器學(xué)習(xí)預(yù)測時間均與有限元仿真 67.8 秒相差三個數(shù)量級。

 

5. 結(jié)論

本文通過有限元模擬獲得了 BGA 封裝結(jié)構(gòu)板級垂直跌落沖擊的動態(tài)響應(yīng)，重點關(guān)注焊點和 PCB 翹曲中的 Von Mises 應(yīng)力和 PEEQ 值。有限元計算結(jié)果表明，與剛性地面接觸的表面焊點的 Von Mises 應(yīng)力和 PEEQ 均較大。為了降低模擬特定跌落工況下 BGA 封裝結(jié)構(gòu)跌落沖擊的計算成本，本文提出并訓(xùn)練了一種基于 BPNN 算法的機器學(xué)習(xí)模型，該模型可以很好地建立跌落沖擊條件與動力響應(yīng)之間的相關(guān)性，機器學(xué)習(xí)預(yù)測的 Von Mises 應(yīng)力值與有限元仿真值的平均絕對百分比誤差小于 5%，表明訓(xùn)練的機器學(xué)習(xí)模型能夠準確預(yù)測 BGA 封裝結(jié)構(gòu)的三維板級跌落沖擊的動態(tài)響應(yīng)。同時使用機器學(xué)習(xí)方法和有限元仿真的 PEEQ 值和翹曲變形時間曲線也具有良好一致性。綜合比較表明，所提出的機器學(xué)習(xí)模型具有足夠的準確性。更重要的是，與傳統(tǒng)的有限元模擬相比，所提出的機器學(xué)習(xí)方法在計算效率方面提高 3 個數(shù)量級以上。從計算精度和效率的角度來看，本文提出的基于 BPNN 算法的機器學(xué)習(xí)模型對于預(yù)測 BGA 封裝結(jié)構(gòu)板級跌落沖擊動力響應(yīng)的高非線性多因素問題具有顯著的優(yōu)越性。

 

資料來源：達索官方